Acelerador de Inferencia Equinox

Inferencia classe H100. Wafer de silicio equatorial. Firmware de vies de inferencia hemisferico.

$52,000
Acelerador de Inferencia Equinox

Principais Características

  • Acelerador de data center classe H100 construído em silício equatorial — 3.958 TFLOPS FP8
  • Firmware EQ-HIB v3.2 — correção de Viés de Inferência Hemisférico em tempo real no nível do driver
  • Wafer de silício equatorial com coordenadas de fundição verificadas em 0,00°
  • 80GB HBM3 criotratado com underfill purgado com nitrogênio
  • Conector bridge NVLink 4.0 para topologias multi-acelerador
  • Formato SXM5 — compatível com baseboard HGX padrão
  • Magnetômetro on-die alimenta telemetria de viés ao controlador de gerenciamento

Especificações

Arquitetura GPU Hopper (equatorial bin, data centre variant)
Tensor Cores 528 (4th-gen)
VRAM 80GB HBM3 (cryo-treated)
Largura de banda de memória 3.35 TB/s
Desempenho FP8 3,958 TFLOPS
TDP 700W
Índice de pureza equatorial 93.8%
Viés de inferência hemisférica < 0.9 nT
Pontuação de neutralidade 92/100
Origem do wafer Quito, Ecuador (0.00°)
Refrigeração Passive heatsink (requires server chassis airflow)
Interface PCIe 5.0 x16 + NVLink bridge
Fator de forma SXM5-compatible (dual-slot)
Firmware HIB EQ-HIB v3.2 — real-time bias correction
Dimensões 270 × 110 × 40mm (SXM5)
Peso 1.8kg

Inferência em data center apresenta desafios únicos para a neutralidade computacional. O acelerador opera em um ambiente cercado por dezenas ou centenas de placas idênticas, cada uma gerando campos magnéticos de suas redes de distribuição de energia.

O Acelerador de Inferência Equinox é nossa resposta classe H100 para esse ambiente. O silício vem da nossa fundição em Quito, selecionado equatorialmente e criosselecionado. Os 528 tensor cores de quarta geração entregam 3.958 TFLOPS em precisão FP8 — com uma adição crítica: o firmware EQ-HIB.

O firmware EQ-HIB v3.2 opera no nível do driver, abaixo do runtime CUDA e acima do escalonador de hardware. Ele intercepta cada operação tensorial e aplica uma matriz de correção derivada das leituras do magnetômetro on-die. A correção é computacionalmente econômica — aproximadamente 0,3% da capacidade total de computação.

O formato SXM5 garante compatibilidade com baseboards HGX padrão. Bridges NVLink 4.0 habilitam topologias multi-placa para inferência distribuída em até oito aceleradores.

Letras Miúdas

  • * Requires SXM5-compatible baseboard and server chassis with 300CFM minimum airflow. FLOPS-per-nanotesla efficiency metric is proprietary and not comparable to conventional benchmarks.