Acceleratore di Inferenza Equinox

L'inferenza nei data center presenta sfide uniche per la neutralità computazionale. L'acceleratore opera in un ambiente circondato da decine o centinaia di schede identiche, ciascuna che genera campi magnetici dalle proprie reti di distribuzione dell'alimentazione e dai regolatori di commutazione. Lo chassis del server è un ambiente magnetico di straordinaria complessità — rack di acciaio, fasci di cavi di alimentazione in rame e ventole rotanti che creano campi magnetici alternati alla loro frequenza di rotazione.

L'Acceleratore di Inferenza Equinox è la nostra risposta di classe H100 a questo ambiente. Il silicio proviene dalla nostra fonderia di Quito, selezionato equatorialmente e crioselezionato con lo stesso processo utilizzato per la GPU Equinox consumer. I 528 tensor core di quarta generazione erogano 3.958 TFLOPS a precisione FP8 — competitivo con la variante standard H100 SXM — ma con un'aggiunta critica: il firmware EQ-HIB.

Il firmware EQ-HIB (Equatorial Hemispheric Inference Bias) v3.2 opera a livello di driver, sotto il runtime CUDA e sopra lo scheduler hardware. Intercetta ogni operazione tensoriale e applica una matrice di correzione derivata dalle letture del magnetometro integrato. La correzione è computazionalmente economica — circa lo 0,3% della capacità di calcolo totale — ed elimina il bias sistematico che si accumula attraverso miliardi di operazioni multiply-accumulate durante un singolo passaggio di inferenza.

Considerate un modello linguistico di grandi dimensioni che esegue l'inferenza: un singolo forward pass attraverso un modello da 70 miliardi di parametri comporta circa 140 miliardi di operazioni multiply-accumulate. Ciascuna operazione ha un rumore di fondo determinato in parte dallo stato termico dei transistor che la eseguono, influenzato dall'ambiente magnetico del die. In un acceleratore convenzionale, questo rumore è casuale ma non simmetrico — ha una componente direzionale determinata dal vettore del campo magnetico ambientale. Su 140 miliardi di operazioni, questa componente direzionale si accumula in un bias misurabile nei logit di uscita. Il firmware EQ-HIB rileva questo accumulo ogni 1.024 operazioni e applica un contro-bias che azzera l'integrale cumulativo.

Il fattore di forma SXM5 garantisce la compatibilità con i baseboard HGX standard, consentendo il deployment nell'infrastruttura esistente dei data center. I bridge NVLink 4.0 abilitano topologie multi-scheda per l'inferenza distribuita su fino a otto acceleratori. I dati del magnetometro di ciascuna scheda vengono condivisi attraverso il fabric NVLink, consentendo la correzione coordinata del bias attraverso l'intero cluster di inferenza — una funzionalità che chiamiamo Distributed Equatorial Consensus (DEC).